Cookies
O website necessita de alguns cookies e outros recursos semelhantes para funcionar. Caso o permita, o INESC TEC irá utilizar cookies para recolher dados sobre as suas visitas, contribuindo, assim, para estatísticas agregadas que permitem melhorar o nosso serviço. Ver mais
Aceitar Rejeitar
  • Menu
Teses
supervisionadas

Teses supervisionadas por Nuno Miguel Paulino

Runtime Management of Heterogeneous Compute Resources in Embedded Systems

Autor Luís Miguel Mendes Pimentel Alves de Sousa

Grau MSc

Ano 2021

Instituição UP-FEUP

An Exploration of FPGAs as Accelerators for Graph Analysis via High-Level Synthesis

Autor Pedro Filipe Vilhena de Campos Oliveira e Silva

Grau MSc

Ano 2021

Instituição UP-FEUP

Generating Hardware Modules via Binary Translation of RISC-V Binaries

Autor João Miguel Curado Conceição

Grau MSc

Ano 2020

Instituição UP-FEUP

Dynamically Reconfigurable Multi-Classifier Architecture on FPGA

Autor Joana Lima Macedo

Grau MSc

Ano 2020

Instituição UP-FEUP

Dynamically Reconfigurable Multi-Classifier Architecture on FPGA

Autor Joana Macedo

Grau MSc

Ano 2020

Instituição UP-FEUP

Vehicle Tracking in Warehouses via Bluetooth Beacon Angle-of-Arrival

Autor Telmo Francisco da Costa Soares

Grau MSc

Ano 2020

Instituição UP-FEUP

An Exploration of FPGAs as Accelerators for Graph Analysis via High-Level Synthesis

Autor Pedro Filipe Vilhena de Campos Oliveira e Silva

Grau MSc

Ano 2020

Instituição UP-FEUP

Runtime Management of Heterogeneous Compute Resources in Embedded Systems

Autor Luís Miguel Mendes Pimentel Alves de Sousa

Grau MSc

Ano 2020

Instituição UP-FEUP

Generating Hardware Modules via Binary Translation of RISC-V Binaries

Autor João Miguel Curado Conceição

Grau MSc

Ano 2020

Instituição UP-FEUP

Run-Time Selection of Customized Accelerators

Autor José Miguel Carvalho Martins de Campos

Grau MSc

Ano 2020

Instituição UP-FEUP

  • 2
  • 2