Teses - INESC TEC

Teses
supervisionadas

Teses supervisionadas por João Canas Ferreira

Reconfigurable FPGA-Based Baseband Processor for Multi-mode Spectrum Aggregation

Autor Mário Lopes Ferreira

Grau MSc

Ano 2019

Instituição UP-FEUP

Accelerating the training of convolutional neural network

Autor Afonso de Sá Reis

Grau MSc

Ano 2019

Instituição UP-FEUP

Transparent control flow transfer between CPU and Intel FPGAs

Autor Daniel Miranda Silva Malafaia Granhão

Grau MSc

Ano 2019

Instituição UP-FEUP

Gerador de padrões de vídeo UHD utilizando HDL (Verilog)

Autor Júnio Duarte Lopes Parente

Grau MSc

Ano 2019

Instituição UP-FEUP

Accelerating the training of convolutional neural network

Autor Afonso de Sá Reis

Grau MSc

Ano 2018

Instituição UP-FEUP

Reconfigurable FPGA-Based Baseband Processor for Multi-mode Spectrum Aggregation

Autor Mário Lopes Ferreira

Grau MSc

Ano 2018

Instituição UP-FEUP

FPGA Solutions for Users Activity Recognition

Autor Tiago Rafael Leite Oliveira

Grau MSc

Ano 2018

Instituição UP-FEUP

Study and Implementation of Optimized Solutions for Re-Configurable Logic over ASIC Design Flow

Autor Ricardo Azevedo Araújo

Grau MSc

Ano 2017

Instituição UP-FEUP

VLSI design of configurable low-power coarse-grained array architecture

Autor Diogo Alexandre Ribeiro de Sousa

Grau MSc

Ano 2017

Instituição UP-FEUP

Automatic implementation of a re-configurable logic over ASIC design flow

Autor José Delfim Ribeiro Valverde

Grau MSc

Ano 2017

Instituição UP-FEUP

Reconfigurable FPGA-Based NC-OFDM Processor for Multimode Spectrum Aggregation

Autor Mário Lopes Ferreira

Grau MSc

Ano 2017

Instituição UP-FEUP

Configurable coarse-grained array architecture for processing of biological signals

Autor João Pedro Sauvarin Lopes

Grau MSc

Ano 2017

Instituição UP-FEUP