Engenharia
Descrição da Oportunidade
• Estudar o estado da arte em abordagens de mapeamento de workload para CGRA via métodos AI, e métodos convencionais. • Familiarização com métodos existentes no grupo de trabalho, relativas à conversão de modelos ONNX para dataflow graphs (DFGs), de compilação via MLIR, e co-simulação de RISC-V + CGRA. • Determinar as representações dos DFGs e especificações arquiteturais do CGRA mais aptas para utilização em métodos de machine learning. • Desenho e implementação de um método à base de machine learning para mapeamento de DFGs para a arquitectura CGRA alvo. • Geração das configurações resultantes desse mapeamento, e dos programas para execução (via simulação) no sistema RISC-V + CGRA final • Colaboração na escrita de artigos científicos para divulgação de resultados
Habilitações Académicas
Mestrado em engenharia eletrotécnica, informática, ou área afim
Requisitos Mínimos
• experiência em design de hardware ou sistemas heterogêneos• fluente em Inglês (escrito e falado)
Fatores de Preferência
• experiência em RISC-V e/ou MLIR • familiaridade com ONNX e/ou frameworks de ML / AI • fluente em Português e Inglês (escrito e falado)
Período de candidatura
Desde 30 Jan 2025 a 12 Feb 2025
Centro
Centro de Telecomunicações e Multimédia